icore3l_fpga_14

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- icore3l_fpga_14 [2020/12/03 14:58]
zgf 创建
+++ icore3l_fpga_14 [2022/03/19 15:28] (当前版本)
sean
@@ 行 2: / 行 2: @@
 |技术支持电话|**0379-69926675-801**|||
 |技术支持邮件|Gingko@vip.163.com|||
-|技术论坛|http://www.eeschool.org|||
 ^  版本  ^  日期  ^  作者  ^  修改内容  ^
 |  V1.0  |  2020-12-03 |  zgf  |  初次建立  |
@@ 行 102: / 行 101: @@
 、 通过点击“源文件”栏的“+”，将例程下的源文件添加到工程中；点击“完成”按钮。或者跳过添加源文件，在设计管理界面新建源文件，并添加到工程。
+{{ :icore3l:icore3l_fpga_14_1.png?direct |图 14-1 新建工程及添加源文件}}
-图 14-1	新建工程及添加源文件
 、 建立源文件的步骤：点击左侧栏“设计管理”按钮，然后点击“新建文件”按钮，建立状态机模块文件（fsm_ctrl.v）和顶层模块文件（three_fsm.v），并在顶层模块中例化复位控制模块和状态机模块。之后进行语法检查并保存源文件。
-注意，在左侧栏，通过右键单击选中的源文件，可以将其设置为顶层模块，如下图所示。
+  * 注意，在左侧栏，通过右键单击选中的源文件，可以将其设置为顶层模块，如下图所示。
+{{ :icore3l:icore3l_fpga_14_2.png?direct |图 14-2 可在“设计管理”界面将模块设置为顶层模块}}
-图 14-2	可在“设计管理”界面将模块设置为顶层模块
 、 点击主界面的“RTL综合”按钮，运行结果无报错后点击左侧栏的“物理约束”按钮，进行引脚绑定。

icore3l_fpga_14.1606978732.txt.gz · 最后更改: 2020/12/03 14:58 由 zgf