差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- signal_tapll实验_逻辑分析仪 [2020/07/02 12:02]
zgf
+++ signal_tapll实验_逻辑分析仪 [2022/03/22 10:28] (当前版本)
sean
@@ 行 1: / 行 1: @@
+|  **银杏科技有限公司旗下技术文档发布平台**  ||||
+|技术支持电话|**0379-69926675-801**|||
+|技术支持邮件|Gingko@vip.163.com|||
+^  版本  ^  日期  ^  作者  ^  修改内容  ^
+|  V1.0  |  2020-07-01  |  gingko  |  初次建立  |
 ===== 实验四：Signaltap II实验——查看LED信号 =====
 ==== 一、 实验目的与意义 ====
-掌握QuartusII调试工具Signaltap II的使用方法。
+  - 掌握QuartusII调试工具Signaltap II的使用方法。
-掌握QuartusII的使用方法。
+  - 掌握QuartusII的使用方法。
-学习Verilog编程语言的基本语法及相关运算符。
+  - 学习Verilog编程语言的基本语法及相关运算符。
 ==== 二、 实验设备及平台 ====
-  - iCore4 双核心工控板。
+  - iCore4 双核心工控板[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.15.5923532fsFrHiE&id=551864196684|点击购买]]。
-  - Blaster（或相同功能）仿真器。
+  - Blaster（或相同功能）仿真器[[https://item.taobao.com/item.htm?id=554869837940|点击购买]]。
   - Micro USB线缆。
   - QuartusII开发平台。
@@ 行 41: / 行 47: @@
 、将硬件正确连接，如图4-1所示。
-图4-1
+{{ :icore4:icore4_fpga_4_1.jpg?direct |图4-1}}
 、打开实验四例程中的QuartusII工程文件（已经完成了相关设置及引脚分配），进行重编译，然后打开Signaltap工具Tool->Signaltap II Logic Analyzer,如图4-2所示。
-图4-2
+{{ :icore4:icore4_fpga_4_2.png?direct |图4-2}}
 、点击Setup添加仿真器设备，如图4-3所示。
-图4-3
+{{ :icore4:icore4_fpga_4_3.png?direct |图4-3}}
 、添加目标仿真文件（.sof），一般该文件存放在output file文件夹下，如图4-4所示。
-图4-4
+{{ :icore4:icore4_fpga_4_4.png?direct |图4-4}}
 、添加采样时钟，如图4-5所示。
   * **注意：**一般采样时钟不能小于目标信号的2倍。
-图4-5
+{{ :icore4:icore4_fpga_4_5.png?direct |图4-5}}
 、选择采样时钟信号，首先设定Filter为SinalTap II:pre-synthesis，然后点击List，在下面信号列表中选择所需的采样时钟信号，如图4-6所示。
+{{ :icore4:icore4_fpga_4_6.png?direct |图4-6}}
-图4-6
 、配置采样存储空间大小，根据芯片可利用存储空间和采样需要进行确定其大小，本实验选择1k采样存储空间，如图4-7所示。
+{{ :icore4:icore4_fpga_4_7.png?direct |图4-7}}
-图4-7
 、双击空白处，添加目标采集信号，如图4-8所示。
+{{ :icore4:icore4_fpga_4_8.png?direct |图4-8}}
-图4-8
 、选择采样时钟信号，首先设定Filter为SinalTap II:pre-synthesis，然后点击List，在下面信号列表中目标采样信号，如图4-9所示。
+{{ :icore4:icore4_fpga_4_9.png?direct |图4-9}}
-图4-9
 、点击File->Save as将文件保存，如图4-10所示。
+{{ :icore4:icore4_fpga_4_10.png?direct |图4-10}}
-图4-10
 、设置保存的文件名称（signaltap.stp），路径可以默认也可以自行设定，如图4-11所示。
+{{ :icore4:icore4_fpga_4_11.png?direct |图4-11}}
-图4-11
 、回到Quartus主界面，保存工程并重新编译，如图4-12所示。
+{{ :icore4:icore4_fpga_4_12.png?direct |图4-12}}
-图4-12
 、回到Signaltap界面点击下载按钮下载程序，如图4-13所示。
+{{ :icore4:icore4_fpga_4_13.png?direct |图4-13}}
-图4-13
 、点击连续采样按钮进行采样，如图4-14。
+{{ :icore4:icore4_fpga_4_14.png?direct |图4-14}}
-图4-14
 、右键单击信号设置信号的显示方式为二进制显示，如图4-15所示。
+{{ :icore4:icore4_fpga_4_15.png?direct |图4-15}}
-图4-15
 、观察采集得到的信号：001b——010b——100b——001b，如图4-16,即对应实验原理部分。此时实验板上与FPGA相连的三色LED按照，蓝、绿、红的顺序交替闪烁。
+{{ :icore4:icore4_fpga_4_16.png?direct |图4-16}}
-图4-16
 、点击Setup对信号进行一些触发条件设置，在此处就不一一说明介绍，如图4-17所示。
+{{ :icore4:icore4_fpga_4_17.png?direct |图4-17}}
-图4-17
 ==== 五、 拓展实验 ====
   - 操作单次采样按钮和停止按钮；

用户工具

站点工具

差别

页面工具