这是本文档旧的修订版!
银杏科技有限公司旗下技术文档发布平台 | |||
技术支持电话 | 0379-69926675-801 | ||
技术支持邮件 | Gingko@vip.163.com | ||
购买链接 | |||
版本 | 日期 | 作者 | 修改内容 |
---|---|---|---|
V0.1 | 20230207 | XiaomaGee | 初次建立 |
序 号 | 名 称 | 下载链接 |
1 | 机械尺寸 | GT6002机械尺寸图v1.0.pdf |
2 | 扩展引脚分布 | GT6002扩展引脚分布v1.0.pdf |
3 | 数据手册 | GT6002数据手册V1.0-中文.pdf |
4 | 出厂测试说明 | 待更新 |
5 | 测试demo | 待更新 |
6 | PCB库 | 购买后提供 |
7 | 原理图符号 | 购买后提供 |
8 | ARM实验例程包 | 购买后提供 |
9 | FPGA实验例程包 | 购买后提供 |
10 | 资料版本信息更新说明 | 待更新 |
1、异构双核心:具有典型的串行处理器(ARM) + 并行逻辑(FPGA)两套独立功能单元,可同时完成复杂事务处理和并行计算、控制功能。
2、便捷性:使用39.6 * 39.6 mm的邮票孔封装,即可与底板搭配,组成学习套件开发板,又可以将核心板嵌入到用户自己的系统中,简化用户自己的产品开发。
例程一 | 认识FPGA——环境搭建与调试下载 |
例程二 | GPIO输出实验——使用Efinity建立和编译工程 |
例程三 | Interfac引脚配置实验(含PLL的使用) | | 例程四 |[[GT6002_FPGA_4 |GPIO输入实验——识别按键输入 |
例程五 | Tcl脚本实验——配置引脚 |
例程六 | Signal Tapll实验——逻辑分析仪 |
例程七 | 计数器实验——计数器使用 |
例程八 | 基础逻辑门实验——逻辑门使用 |
例程九 | 触发器实验——触发器的使用 |
例程十 | 状态机实验——状态机使用 |
例程十一 | 锁相环实验——锁相环使用 |
例程十二 | 乘法器实验——乘法器使用 |
例程十二 | Modelsim仿真实验 |
例程十三 | FSMC总线通信实验——复用地址模式 |
例程十四 | FSMC总线通信实验——独立地址模式 |
例程十五 | 基于USART的ARM与FPGA通信实验 |
例程十六 | 基于SPI总线的ARM与FPGA通信实验 |
例程十七 | 基于I2C总线的ARM与FPGA通信实验 |
例程十八 | 基于单口RAM的ARM+FPGA数据存取实验 |
例程十九 | 基于双口RAM的ARM+FPGA数据存取实验 |
例程二十 | 基于FIFO的ARM+FPGA数据存取实验 |
例程二十一 | Niosii——基于内部RAM建立第一个软核 |
例程二十二 | Niosii——固化程序到 EPCS 里 |
例程二十三 | 使用JTAG UART终端打印信息 |
例程二十四 | Niosii——SDRAM读写实验 |
例程二十五 | NIOS II之UART串口通信实验 |
例程二十六 | SDRAM读写测试实验 |
例程二十七 | 基于SDRAM的TFT驱动器的设计 |
例程二十八 | 基于SDRAM 的VGA 驱动器的设计 |