低成本、低功耗的 FPGA 架构;
基于 55 纳米技术工艺(55nm),4K 到 25K 的查找表逻辑单元;
嵌入式高速双接口存储器(dual port SRAM/FIFO Block)(真双端口/ 伪双端口);
内置多个 18×18/9×9 可串行乘法器以及算数逻辑单元(ALU),可做 两层叠加实现 DSP 处理密集型应用;
最高可达到 335 个有效用户 I/O;
高达 840Mbps 发送器(Tx),875Mbps Rx 的 LVDS 接口,时钟延迟匹配电路,7:1 LVDS 界面;
支持 200MHz 的 DDR2 SDRAM 接口;
DQS 输入端 90 度相位转换
DQS 输入端到系统时钟接轨(clock domain transfer)
支持 167MHz 的 SDR SDRAM;
支持 MIPI.D-PHY 等效,1.2Gbps;
集成 2M*32bit 的 SDRAM
单一封装集成 FPGA 和 SDRAM 双芯片
每器件中拥有 2 个内置锁相环(PLLs)和 2 个延迟锁相环(DLLs
提供倍频、分频、相位转移等系统时钟功能,包含展频功能。
5K/7K 设备提供嵌入式闪存,可容纳两套比特流,及 500k 用户闪存; 在微秒内通电,个人密码设置的安全性;带外部 SPI 内存的双引导
支持商业与工业温度等级