icore4tx_fpga_6
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 后一修订版 | 前一修订版 | ||
|
icore4tx_fpga_6 [2020/06/28 17:45] zgf 创建 |
icore4tx_fpga_6 [2022/04/01 11:37] (当前版本) sean |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| + | | **银杏科技有限公司旗下技术文档发布平台** |||| | ||
| + | |技术支持电话|**0379-69926675-801**||| | ||
| + | |技术支持邮件|Gingko@vip.163.com||| | ||
| + | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| + | | V1.0 | 2020-06-29 | gingko | 初次建立 | | ||
| + | |||
| ===== 实验六：乘法器实验——乘法器IP核的调用 ===== | ===== 实验六：乘法器实验——乘法器IP核的调用 ===== | ||
| 行 8: | 行 14: | ||
| ==== 二、 实验设备及平台 ==== | ==== 二、 实验设备及平台 ==== | ||
| - | - iCore4TX 双核心板。 | + | - iCore4TX 双核心板[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.3.29da532fLkazHH&id=614919247574|点击购买]]。 |
| - USB CABLE （或相同功能）仿真器。 | - USB CABLE （或相同功能）仿真器。 | ||
| - Micro USB线缆。 | - Micro USB线缆。 | ||
| 行 19: | 行 25: | ||
| ==== 四、 实验步骤 ==== | ==== 四、 实验步骤 ==== | ||
| 1、双击打开ISE软件，并新建工程，命名为mult，设置好工程存放路径。 | 1、双击打开ISE软件，并新建工程，命名为mult，设置好工程存放路径。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_1.png?direct&600 |图 6-1}} | + | {{ :icore4tx:icore4tx_fpga_6_1.png?direct |图 6-1}} |
| 2、选择FPGA器件型号并，点击 Next。 | 2、选择FPGA器件型号并，点击 Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_2.png?direct&600 |图 6-2}} | + | {{ :icore4tx:icore4tx_fpga_6_2.png?direct |图 6-2}} |
| 3、点击Finish，建立工程。 | 3、点击Finish，建立工程。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_3.png?direct&600 |图 6-3}} | + | {{ :icore4tx:icore4tx_fpga_6_3.png?direct |图 6-3}} |
| 4、添加IP核文件，在工程目录区右键单击，选择New Source…。 | 4、添加IP核文件，在工程目录区右键单击，选择New Source…。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_4.png?direct&600 |图 6-4}} | + | {{ :icore4tx:icore4tx_fpga_6_4.png?direct |图 6-4}} |
| 5、文件类型选择IP（CORE Generator & Architecture Wizard），并给IP核文件命名，点击Next。 | 5、文件类型选择IP（CORE Generator & Architecture Wizard），并给IP核文件命名，点击Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_5.png?direct&600 |图 6-5}} | + | {{ :icore4tx:icore4tx_fpga_6_5.png?direct |图 6-5}} |
| 6、点击Math Functions前面的“+”，并选中Multiples下的Multipler，并点击Next，然后点击Finish。 | 6、点击Math Functions前面的“+”，并选中Multiples下的Multipler，并点击Next，然后点击Finish。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_6.png?direct&600 |图 6-6}} | + | {{ :icore4tx:icore4tx_fpga_6_6.png?direct |图 6-6}} |
| 7、进入乘法器IP核设置界面，如下图所示，Multipler Type 选择parallel Multipler，。设置好输入数据的类型和位宽之后点击Next。 | 7、进入乘法器IP核设置界面，如下图所示，Multipler Type 选择parallel Multipler，。设置好输入数据的类型和位宽之后点击Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_7.png?direct&600 |图 6-7}} | + | {{ :icore4tx:icore4tx_fpga_6_7.png?direct |图 6-7}} |
| 8、设置乘法器IP核占用资源的类型，设置编译优化速度优先还是面积优先；点击Next。 | 8、设置乘法器IP核占用资源的类型，设置编译优化速度优先还是面积优先；点击Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_8.png?direct&600 |图 6-8}} | + | {{ :icore4tx:icore4tx_fpga_6_8.png?direct |图 6-8}} |
| 9、选项默认，点击Generate，完成乘法器IP核文件的添加。 | 9、选项默认，点击Generate，完成乘法器IP核文件的添加。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_9.png?direct&600 |图 6-9}} | + | {{ :icore4tx:icore4tx_fpga_6_9.png?direct |图 6-9}} |
| 建立顶层文件mult_top.v。 | 建立顶层文件mult_top.v。 | ||
| - | {{ :icore4tx:icore4tx_fpga_6_10.png?direct&600 |图 6-10}} | + | {{ :icore4tx:icore4tx_fpga_6_10.png?direct |图 6-10}} |
| 顶层文件中生成输入数据a，并调用乘法器IP核；通过LED灯显示运算结果的变化，代码如下图所示： | 顶层文件中生成输入数据a，并调用乘法器IP核；通过LED灯显示运算结果的变化，代码如下图所示： | ||
| - | {{ :icore4tx:icore4tx_fpga_6_11.png?direct&600 |图 6-11}} | + | {{ :icore4tx:icore4tx_fpga_6_11.png?direct |图 6-11}} |
| ==== 五、 实验现象 ==== | ==== 五、 实验现象 ==== | ||
| * 打开逻辑分析仪，添加乘法器输入输出波形信号查看波形，可以看到输出数据等于输入数据的乘积（因为采样时钟比较小，逻辑分析仪采样时间稍微有点长，耐心等待一会儿）；此外，外部现象表现为红色 LED 闪烁。 | * 打开逻辑分析仪，添加乘法器输入输出波形信号查看波形，可以看到输出数据等于输入数据的乘积（因为采样时钟比较小，逻辑分析仪采样时间稍微有点长，耐心等待一会儿）；此外，外部现象表现为红色 LED 闪烁。 | ||
icore4tx_fpga_6.1593337552.txt.gz · 最后更改: 2020/06/28 17:45 由 zgf · 目前已被下列人员锁定: 120.245.60.49
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
