icore4tx_fpga_20
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore4tx_fpga_20 [2020/07/01 09:29] zgf [三、 实验原理] |
icore4tx_fpga_20 [2022/04/01 11:39] (当前版本) sean |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| + | | **银杏科技有限公司旗下技术文档发布平台** |||| | ||
| + | |技术支持电话|**0379-69926675-801**||| | ||
| + | |技术支持邮件|Gingko@vip.163.com||| | ||
| + | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| + | | V1.0 | 2020-07-01 | gingko | 初次建立 | | ||
| + | \\ | ||
| + | \\ | ||
| + | |||
| ===== 实验二十：单口RAM实验——基于单口RAM的ARM与FPGA通信 ===== | ===== 实验二十：单口RAM实验——基于单口RAM的ARM与FPGA通信 ===== | ||
| 行 7: | 行 15: | ||
| - 掌握单口RAM在工程中的使用方法。 | - 掌握单口RAM在工程中的使用方法。 | ||
| ==== 二、 实验设备及平台 ==== | ==== 二、 实验设备及平台 ==== | ||
| - | - iCore4TX 双核心板。 | + | - iCore4TX 双核心板[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.3.29da532fLkazHH&id=614919247574|点击购买]]。 |
| + | - USB CABLE（或相同功能）仿真器。 | ||
| + | - USB CABLE（或相同功能）仿真器。 | ||
| - USB CABLE（或相同功能）仿真器。 | - USB CABLE（或相同功能）仿真器。 | ||
| - JLINK（或相同功能）仿真器。 | - JLINK（或相同功能）仿真器。 | ||
| 行 31: | 行 41: | ||
| {{ :icore4tx:icore4tx_fpga_20_2.png?direct |图20-2}} | {{ :icore4tx:icore4tx_fpga_20_2.png?direct |图20-2}} | ||
| 2、弹出界面中选中IP（CORE Generator & Architecture Wizard）选项，并在右侧File name栏输入新建IP核的文件名，然后点击Next。 | 2、弹出界面中选中IP（CORE Generator & Architecture Wizard）选项，并在右侧File name栏输入新建IP核的文件名，然后点击Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_20_3.png?direct |图20-3}} | + | {{ :icore4tx:icore4tx_fpga_20_3.png?direct&800 |图20-3}} |
| 3、在Select IP界面的Memories & Storage Elements 栏下找到RAM & ROM，点击前面的“+”展开，单击选中Block Memory Generator，点击Next 进入下一步。 | 3、在Select IP界面的Memories & Storage Elements 栏下找到RAM & ROM，点击前面的“+”展开，单击选中Block Memory Generator，点击Next 进入下一步。 | ||
| - | {{ :icore4tx:icore4tx_fpga_23_4.png?direct |图20-4}} | + | {{ :icore4tx:icore4tx_fpga_23_4.png?direct&800 |图20-4}} |
| 4、直接点击Finished。 | 4、直接点击Finished。 | ||
| {{ :icore4tx:icore4tx_fpga_20_5.png?direct |图20-5}} | {{ :icore4tx:icore4tx_fpga_20_5.png?direct |图20-5}} | ||
| 行 133: | 行 143: | ||
| begin | begin | ||
| wr_cnt <= wr_cnt + 1'd1; | wr_cnt <= wr_cnt + 1'd1; | ||
| - | end | + | end |
| end | end | ||
| default:begin | default:begin | ||
icore4tx_fpga_20.1593566964.txt.gz · 最后更改: 2020/07/01 09:29 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
