差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- icore4tfpga_4 [2020/02/18 01:22]
zgf 创建
+++ icore4tfpga_4 [2024/04/10 10:58] (当前版本)
zhaowenzhe [二、实验设备及平台]
@@ 行 2: / 行 2: @@
 |技术支持电话|**0379-69926675-801**|||
 |技术支持邮件|Gingko@vip.163.com|||
-|技术论坛|http://www.eeschool.org|||
 ^  版本  ^  日期  ^  作者  ^  修改内容  ^
-|  V1.0  |  2019-02-1  |  gingko  |  初次建立  |
+|  V1.0  |  2019-02-17  |  gingko  |  初次建立  |
-=====
+===== 实验四：Signaltap实验——查看LED信号 =====
-实验四：Signaltap实验——查看LED信号 =====
 ==== 一、 实验目的与意义 ====
-  - 掌握QuartusII调试工具Signaltap的使用方法
+  - 掌握QuartusII调试工具Signaltap的使用方法。
-  - 掌握QuartusII的使用方法
+  - 掌握QuartusII的使用方法。
 ==== 二、 实验设备及平台 ====
-  - iCore4T 双核心板
+  - iCore4T 双核心板。
-  - Blaster（或相同功能）仿真器
+  - iTool A（或相同功能）仿真器。
-  - Micro USB线缆
+  - USB Type C线缆。
-  - Keil MDK 开发平台
+  - Keil MDK 开发平台。
-  - Quartus开发平台
+  - Quartus开发平台。
-  - 电脑一台
+  - 电脑一台。
 ==== 三、 实验原理 ====
@@ 行 24: / 行 22: @@
 、将硬件正确连接，如图4.1所示。
-{{ :icore4t:icore4t_fpga_4_1.png?direct |图4.1}}
+{{ :icore4t:icore4t_ide_1_37.jpg?600 |图4.1}}
 、打开实验三中已经分配好引脚且功能正确的工程进行重编译，然后打开Signaltap工具Tool->Signaltap II Logic Analyzer，如图4.2所示。
-{{ :icore4t:icore4t_fpga_4_2.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_2.png?direct |图4.2}}
 、点击Setup添加仿真器设备，如图4.3所示。
-{{ :icore4t:icore4t_fpga_4_3.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_3.png?direct |图4.3}}
 、添加目标仿真文件（.sof），一般该文件存放在output file文件夹下，如图4.4所示。
-{{ :icore4t:icore4t_fpga_4_4.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_4.png?direct |图4.4}}
 、添加采样时钟，如图4.5所示。
 **注意**：一般采样时钟不能小于目标信号的2倍。
-{{ :icore4t:icore4t_fpga_4_5.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_5.png?direct |图4.5}}
 、选择采样时钟信号，首先设定Filter为SinalTap II:pre-synthesis，然后点击List，在下面信号列表中选择所需的采样时钟信号，如图4.6所示。
-{{ :icore4t:icore4t_fpga_4_6.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_6.png?direct |图4.6}}
 、配置采样存储空间大小，根据芯片可利用存储空间和采样需要进行确定其大小，本实验选择1k采样存储空间，如图4.7所示。
-{{ :icore4t:icore4t_fpga_4_7.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_7.png?direct |图4.7}}
 、双击空白处，添加目标采集信号，如图4.8所示。
-{{ :icore4t:icore4t_fpga_4_8.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_8.png?direct |图4.8}}
 、选择采样时钟信号，首先设定Filter为SinalTap II:pre-synthesis，然后点击List，在下面信号列表中目标采样信号，如图4.9所示。
-{{ :icore4t:icore4t_fpga_4_9.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_9.png?direct |图4.9}}
 、点击File->Save as将文件保存，如图4.10所示。
-{{ :icore4t:icore4t_fpga_4_10.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_10.png?direct |图4.10}}
 、设置保存的文件名称（led_stp），路径可以默认也可以自行设定，如图4.11所示。
-{{ :icore4t:icore4t_fpga_4_11.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_11.png?direct |图4.11}}
 、回到Quartus主界面，保存工程并重新编译，如图4.12所示。
-{{ :icore4t:icore4t_fpga_4_12.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_12.png?direct |图4.12}}
 、回到Signaltap界面点击下载按钮下载程序，如图4.13所示。
-{{ :icore4t:icore4t_fpga_4_13.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_13.png?direct |图4.13}}
 、点击单次采样按钮进行采样，可观察到采集的fpga_led信号为低电平，且开发板表现为led亮，与程序描述一致，采样结果如图4.14所示。
-{{ :icore4t:icore4t_fpga_4_14.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_14.png?direct |图4.14}}
-、点击Setup可对才阿姨那个信号进行一些触发条件设置，在此处就不一一说明介绍，如图4.15所示。
+、点击Setup可对采样信号进行一些触发条件设置，在此处就不一一说明介绍，如图4.15所示。
-{{ :icore4t:icore4t_fpga_4_15.png?direct |图4.1}}
+{{ :icore4t:icore4t_fpga_4_15.png?direct |图4.15}}
 ==== 五、 拓展实验 ====

用户工具

站点工具

差别

页面工具