这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore4tfpga_28 [2020/04/03 15:37] zgf |
icore4tfpga_28 [2020/04/03 15:43] (当前版本) zgf [PS模式配置FPGA] |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| + | | **银杏科技有限公司旗下技术文档发布平台** |||| | ||
| + | |技术支持电话|**0379-69926675-801**||| | ||
| + | |技术支持邮件|Gingko@vip.163.com||| | ||
| + | |技术论坛|http://www.eeschool.org||| | ||
| + | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| + | | V1.0 | 2020-04-03 | gingko | 初次建立 | | ||
| + | |||
| ===== PS模式配置FPGA ===== | ===== PS模式配置FPGA ===== | ||
| 行 24: | 行 31: | ||
| {{ :icore4t:icore4t_fpga_26_3.png?direct |}} | {{ :icore4t:icore4t_fpga_26_3.png?direct |}} | ||
| * 各信号代表意义如下: | * 各信号代表意义如下: | ||
| + | |||
| |CONF_DONE |上拉输出信号,升级完成状态位。升级完成后该位置1,表示升级完成。| | |CONF_DONE |上拉输出信号,升级完成状态位。升级完成后该位置1,表示升级完成。| | ||
| - | |PS_DATA0 |数据和时钟信号,在PS_DCLK的上升沿,FPGA采集PS_DATA0的信号。| | + | |PS_DATA0/PS_DCLK |数据和时钟信号,在PS_DCLK的上升沿,FPGA采集PS_DATA0的信号。| |
| - | |PS_DCLK|:::| | + | |
| |nCONFIG |升级开始信号| | |nCONFIG |升级开始信号| | ||
| |nSTATUS |反应FPGA配置过程状态的信号| | |nSTATUS |反应FPGA配置过程状态的信号| | ||