icore4t_25

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- icore4t_25 [2020/09/25 15:38]
fmj [实验现象]
+++ icore4t_25 [2022/04/01 10:46] (当前版本)
sean
@@ 行 2: / 行 2: @@
 |技术支持电话|**0379-69926675-801**|||
 |技术支持邮件|Gingko@vip.163.com|||
-|技术论坛|http://www.eeschool.org|||
 ^  版本  ^  日期  ^  作者  ^  修改内容  ^
 |  V1.0  |  2020-09-25 |  gingko  |  初次建立  |
@@ 行 82: / 行 81: @@
 ==== 三、实验原理 ====
-**1、DAC简介**
+=== 1、DAC简介 ===
   * STM32H750的DAC模块(数字/模拟转换模块)是12位数字输入，电压输出型的DAC。DAC可以配置为8位或12位模式，也可以与DMA控制器配合使用。DAC工作在12位模式时，数据可以设置成左对齐或右对齐。DAC模块有2个输出通道，每个通道都有单独的转换器。在双DAC模式下，2个通道可以独立地进行转换，也可以同时进行转换并同步地更新2个通道的输出。DAC可以通过引脚输入参考电压Vref+（通ADC共用）以获得更精确的转换结果。
   * STM32H750的DAC模块主要特性：
@@ 行 196: / 行 195: @@
   SystemClock_Config();
-    i2c.initialize();
+  i2c.initialize();
-    axp152.initialize();
+  axp152.initialize();
-    axp152.set_dcdc1(3500);//[ARM & FPGA BK1/2/6 &OTHER]
+  axp152.set_dcdc1(3500);//[ARM & FPGA BK1/2/6 &OTHER]
-    axp152.set_dcdc2(1200);//[FPGA INT & PLL D]
+  axp152.set_dcdc2(1200);//[FPGA INT & PLL D]
-    axp152.set_aldo1(2500);//[FPGA PLL A]
+  axp152.set_aldo1(2500);//[FPGA PLL A]
-    axp152.set_dcdc4(3300);//[POWER_OUTPUT]
+  axp152.set_dcdc4(3300);//[POWER_OUTPUT]
-    axp152.set_dcdc3(3300);//[FPGA BK4][Adjustable]
+  axp152.set_dcdc3(3300);//[FPGA BK4][Adjustable]
-    axp152.set_aldo2(3300);//[FPGA BK3][Adjustable]
+  axp152.set_aldo2(3300);//[FPGA BK3][Adjustable]
-    axp152.set_dldo1(3300);//[FPGA BK7][Adjustable]
+  axp152.set_dldo1(3300);//[FPGA BK7][Adjustable]
-    axp152.set_dldo2(3300);//[FPGA BK5][Adjustable]
+  axp152.set_dldo2(3300);//[FPGA BK5][Adjustable]
   MX_GPIO_Init();
@@ 行 288: / 行 287: @@
   - 烧写程序到iCore4T上；
   - 也可以进入Debug 模式，单步运行或设置断点验证程序逻辑。
-==== 实验现象 ====
+==== 六、实验现象 ====
   * 用示波器测量iCore4T底板的DAC引脚可以看到2Vpp 1KHz的正弦波，如下图。
 {{ :icore4t:icore4t_arm_hal_25_15.jpg?direct&600 |}}

icore4t_25.1601019531.txt.gz · 最后更改: 2020/09/25 15:38 由 fmj