icore3l_fpga_5
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore3l_fpga_5 [2020/11/18 18:10] zgf [三、 实验原理] |
icore3l_fpga_5 [2022/03/19 15:26] (当前版本) sean |
||
|---|---|---|---|
| 行 2: | 行 2: | ||
| |技术支持电话|**0379-69926675-801**||| | |技术支持电话|**0379-69926675-801**||| | ||
| |技术支持邮件|Gingko@vip.163.com||| | |技术支持邮件|Gingko@vip.163.com||| | ||
| - | |技术论坛|http://www.eeschool.org||| | ||
| ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| | V1.0 | 2020-11-18 | zgf | 初次建立 | | | V1.0 | 2020-11-18 | zgf | 初次建立 | | ||
| 行 80: | 行 79: | ||
| |操作符 |执行的操作 |操作数个数 |表达式| | |操作符 |执行的操作 |操作数个数 |表达式| | ||
| - | |~ |按位求反 |1 |~a| | + | |~ |按位求反 |1 |''~a''| |
| - | |& |按位与 |2 |a & b| | + | |& |按位与 |2 |''a & b''| |
| |''|'' |按位或 |2 |''a | b''| | |''|'' |按位或 |2 |''a | b''| | ||
| - | |^ |按位异或 |2 |a ^ b| | + | |''^'' |按位异或 |2 |''a ^ b''| |
| - | |~^,^~ |按位同或 |2 |a ~^ b,a ^~ b| | + | |''~^,^~'' |按位同或 |2 |''a ~^ b,a ^~ b''| |
| * 在按位运算中，若两个操作数的位宽不一致，则会自动将两个操作数右对齐，高位补0后进行运算。 | * 在按位运算中，若两个操作数的位宽不一致，则会自动将两个操作数右对齐，高位补0后进行运算。 | ||
| 行 202: | 行 201: | ||
| 2、 通过Micro USB线给iCore3L供电； | 2、 通过Micro USB线给iCore3L供电； | ||
| 3、 将编写好的代码进行编译，编译无报错之后点击“全部运行”按钮，进行全编译。 | 3、 将编写好的代码进行编译，编译无报错之后点击“全部运行”按钮，进行全编译。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_1.png?direct&900 |图5-1 全编译工程}} | |
| - | 图5-1 全编译工程 | + | |
| 4、 全编译通过后，点击左上角的“调试模式”按钮，进入调试模式。然后点击“采集调试信息”按钮。 | 4、 全编译通过后，点击左上角的“调试模式”按钮，进入调试模式。然后点击“采集调试信息”按钮。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_2.png?direct&900 |图5-2 采集调试信息}} | |
| - | 图5-2 采集调试信息 | + | |
| 5、 将clk_25m信号设置为采样时钟，rst_n设置为采样且触发，其他信号设置为仅采样；然后点击红框中“ILVA配置”按钮，即红框中齿轮状图标。 | 5、 将clk_25m信号设置为采样时钟，rst_n设置为采样且触发，其他信号设置为仅采样；然后点击红框中“ILVA配置”按钮，即红框中齿轮状图标。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_3.png?direct |图5-3 设置采样信号}} | |
| - | 图5-3 设置采样信号 | + | |
| 6、 将采样深度设置为1024，然后点击确定，并点击“文件”按钮，下拉菜单中点击“保存工程…”。 | 6、 将采样深度设置为1024，然后点击确定，并点击“文件”按钮，下拉菜单中点击“保存工程…”。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_4.png?direct |图5-4 设置采样深度}} | |
| - | 图5-4 设置采样深度 | + | |
| 7、 点击“实现→下载”按钮，将仿真文件下载到FPGA中，然后点击实时调试按钮。 | 7、 点击“实现→下载”按钮，将仿真文件下载到FPGA中，然后点击实时调试按钮。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_5.png?direct&900 |图5-5 将仿真文件下载到FPGA}} | |
| - | 图5-5 将仿真文件下载到FPGA | + | |
| 8、 单击rst_n信号，设置触发表达式，将触发类型设置为“算数比较”，“等于”，“1’h1”，然后点击确定，再点击左上角的“运行”，开始进行信号的采集。 | 8、 单击rst_n信号，设置触发表达式，将触发类型设置为“算数比较”，“等于”，“1’h1”，然后点击确定，再点击左上角的“运行”，开始进行信号的采集。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_6.png?direct&900 |图5-6 设置触发表达式及运行}} | |
| - | 图5-6 设置触发表达式及运行 | + | |
| 9、 信息输出窗口出现“Done：1”，表示调试完成，同时会出现下图中调试完成的提示，点击“OK”即可；然后点击工具栏红框中的“波形”按钮，查看调试波形。 | 9、 信息输出窗口出现“Done：1”，表示调试完成，同时会出现下图中调试完成的提示，点击“OK”即可；然后点击工具栏红框中的“波形”按钮，查看调试波形。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_7.png?direct&900 |图5-7 调试完成提示}} | |
| - | 图5-7 调试完成提示 | + | |
| 10、 如果出现如下弹窗，则检查触发条件设置是否满足触发要求，或者采样深度是深度是否过大等原因。 | 10、 如果出现如下弹窗，则检查触发条件设置是否满足触发要求，或者采样深度是深度是否过大等原因。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_8.png?direct |图5-8 调试失败提示}} | |
| - | 图5-8 调试失败提示 | + | |
| 11、 通过HqInsight Debugger工具对运算结果进行采集，进行对比验证HqInsight Debugger采集到的运算结果与逻辑运算的实验结果。 | 11、 通过HqInsight Debugger工具对运算结果进行采集，进行对比验证HqInsight Debugger采集到的运算结果与逻辑运算的实验结果。 | ||
| - | + | {{ :icore3l:icore3l_fpga_5_9.png?direct&900 |图5-9 波形图显示运行结果1}} | |
| - | 图5-9 波形图显示运行结果1 | + | |
| - | + | {{ :icore3l:icore3l_fpga_5_10.png?direct |图5-10 波形图显示运行结果2}} | |
| - | 图5-10 波形图显示运行结果2 | + | |
| ==== 六、 拓展实验 ==== | ==== 六、 拓展实验 ==== | ||
icore3l_fpga_5.1605694236.txt.gz · 最后更改: 2020/11/18 18:10 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
