icore3l_18
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
icore3l_18 [2020/11/11 11:14] zgf |
icore3l_18 [2020/11/11 11:18] (当前版本) zgf |
||
|---|---|---|---|
| 行 94: | 行 94: | ||
| * (3)存储区域3用于连接NAND Flash器件。此空间的MPU存储器特性必须通过软件重新配置到器件中。 | * (3)存储区域3用于连接NAND Flash器件。此空间的MPU存储器特性必须通过软件重新配置到器件中。 | ||
| * (4)存储区域5和6用于连接SDRAM器件（每个存储区域1个器件）。 | * (4)存储区域5和6用于连接SDRAM器件（每个存储区域1个器件）。 | ||
| - | * * 对于每个存储区域，所要使用的存储器类型可由用户应用程序通过配置寄存器配置。 | + | * 对于每个存储区域，所要使用的存储器类型可由用户应用程序通过配置寄存器配置。 |
| * 本实验使用FMC控制SDRAM。启动时，必须通过用户应用程序对用于连接 FMC SDRAM 控制器与外部 SDRAM 设备的SDRAM I/O 引脚进行配置。应用程序未使用的 SDRAM 控制器 I/O 引脚可用于其它用途。 | * 本实验使用FMC控制SDRAM。启动时，必须通过用户应用程序对用于连接 FMC SDRAM 控制器与外部 SDRAM 设备的SDRAM I/O 引脚进行配置。应用程序未使用的 SDRAM 控制器 I/O 引脚可用于其它用途。 | ||
| FMC的存储区域如图所示： | FMC的存储区域如图所示： | ||
icore3l_18.1605064460.txt.gz · 最后更改: 2020/11/11 11:14 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
