icore3_fpga_14
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore3_fpga_14 [2020/12/09 09:38] zgf [四、代码讲解] |
icore3_fpga_14 [2022/03/18 15:42] (当前版本) sean |
||
|---|---|---|---|
| 行 2: | 行 2: | ||
| |技术支持电话|**0379-69926675-801** ||| | |技术支持电话|**0379-69926675-801** ||| | ||
| |技术支持邮件|Gingko@vip.163.com ||| | |技术支持邮件|Gingko@vip.163.com ||| | ||
| - | |技术论坛|http://www.eeschool.org ||| | ||
| ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| | V1.0 | 2020-1-21 | gingko | 初次建立 | | | V1.0 | 2020-1-21 | gingko | 初次建立 | | ||
| - | ===== 实验三十四：基于ARM+FPGA的FSMC非复用模式通信 ===== | + | ===== 实验十四：基于ARM+FPGA的FSMC非复用模式通信 ===== |
| ==== 一、实验目的与意义 ==== | ==== 一、实验目的与意义 ==== | ||
| 行 52: | 行 51: | ||
| end | end | ||
| else | else | ||
| - | {wr_clk2,wr_clk1} <= {wr_clk1,wr}; //提取写时钟，延2拍以便取反后的时钟上升沿在数据的稳定期。 | + | {wr_clk2,wr_clk1} <= {wr_clk1,wr}; //提取写时钟，延2拍使取反后的时钟上升沿在数据的稳定期。 |
| end | end | ||
| - | wire clk = (!wr_clk2 | !rd);//将写时钟信号和读时钟信号结合作为RAM的驱动时钟。两个信号都是低有效，因此取反。 | + | wire clk = (!wr_clk2 | !rd);//将写和读时钟信号结合作为RAM的驱动时钟。两个信号都是低有效，因此取反。 |
| </code> | </code> | ||
| * 由于非复用FSMC，因此可以将地址信号直接连接到RAM的地址信号端口，数据信号直接连接到RAM的数据端口。RAM信号是高电平有效，读写使能信号取反后连接到RAM的读写使能端口。代码较为简单，结合时序理解代码对信号做的处理。 | * 由于非复用FSMC，因此可以将地址信号直接连接到RAM的地址信号端口，数据信号直接连接到RAM的数据端口。RAM信号是高电平有效，读写使能信号取反后连接到RAM的读写使能端口。代码较为简单，结合时序理解代码对信号做的处理。 | ||
icore3_fpga_14.1607477934.txt.gz · 最后更改: 2020/12/09 09:38 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
