icore3_fpga_11
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 后一修订版 | 前一修订版 | ||
|
icore3_fpga_11 [2019/12/23 17:42] zhangzheng 创建 |
icore3_fpga_11 [2022/03/18 15:41] (当前版本) sean |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | [[http://www.cnblogs.com/xiaomagee/p/5275270.html]] | + | | **银杏科技有限公司旗下技术文档发布平台** |||| |
| + | |技术支持电话|**0379-69926675-801**||| | ||
| + | |技术支持邮件|Gingko@vip.163.com||| | ||
| + | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| + | | V1.0 | 2019-02-22 | gingko | 初次建立 | | ||
| + | |||
| + | |||
| + | ===== 实验十一：乘法器实验——乘法器使用 ===== | ||
| + | |||
| + | ==== 一、 实验目的与意义 ==== | ||
| + | - 了解乘法器 | ||
| + | - 掌握乘法器的使用方法 | ||
| + | - 掌握 QuartusII 集成开发环境使用方法 | ||
| + | ==== 二、 实验设备及平台 ==== | ||
| + | - iCore3 双核心板 | ||
| + | - Blaster（或相同功能）仿真器 | ||
| + | - MicroUSB 线缆 | ||
| + | - QuartusII 开发平台 | ||
| + | - 装有 WINXP（及更高版本）系统的计算机 | ||
| + | ==== 三、 实验原理 ==== | ||
| + | |||
| + | * 通过 FPGA 的一个 I/O 口连接 LED；设定 I/O 为输出模式。内部乘法器完成乘法计算后 改变输出 LED 的状态（红色 LED 闪烁）。 | ||
| + | ==== 四、 实验步骤 ==== | ||
| + | |||
| + | 1、建立工程，并新建 MULT.v 文件。打开 Tool->MegawizardPlug-In Manager。 | ||
| + | {{ :icore3:icore3_fpga_11_1.png?direct |}} | ||
| + | 2、直接点第一个新建 MULT,点击 Next。 | ||
| + | {{ :icore3:icore3_fpga_11_2.png?direct |}} | ||
| + | 3、在左侧的栏里 Arithmetic 文件夹下找到并选中 LPM_MULT，在框 1 处选择 Verilog HDL，再点击框 2 中按钮选择文件存放目录，然后点击图中 Next。 | ||
| + | {{ :icore3:icore3_fpga_11_3.png?direct |}} | ||
| + | 4、框 1 处选择乘法器输入数据的宽度，此处以 8 位宽度为例，然后点击 Next。 | ||
| + | {{ :icore3:icore3_fpga_11_4.png?direct |}} | ||
| + | 5、接下来几页保持默认设置直接点击 Next，最后点击 Finish 即可。 | ||
| + | {{ :icore3:icore3_fpga_11_5.png?direct |}} | ||
| + | {{ :icore3:icore3_fpga_11_6.png?direct |}} | ||
| + | 6、接着把代码写进工程，分配引脚（使用接到排针的引脚，避免跟其他芯片引脚信号 冲突烧坏芯片），编译即可。 7、 打开逻辑分析仪将输出信号加入波形列表观察波形信号是否正确。 | ||
| + | |||
| + | ==== 五、 实验现象 ==== | ||
| + | |||
| + | * 打开逻辑分析仪，添加乘法器输入输出波形信号查看波形，可以看到输出波形数据等于 输入波形数据的乘积（因为采样时钟比较小，逻辑分析仪采样时间稍微有点长，耐心等待一 会儿），此外，外部现象表现为红色 LED 闪烁 | ||
icore3_fpga_11.1577094168.txt.gz · 最后更改: 2019/12/23 17:42 由 zhangzheng
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
