这里会显示出您选择的修订版和当前版本之间的差别。
后一修订版 | 前一修订版 | ||
触发器实验_触发器的使用 [2019/11/29 10:14] zhangzheng 创建 |
触发器实验_触发器的使用 [2022/03/22 10:28] (当前版本) sean |
||
---|---|---|---|
行 1: | 行 1: | ||
- | [[http://www.cnblogs.com/xiaomagee/p/5257318.html]] | + | | **银杏科技有限公司旗下技术文档发布平台** |||| |
+ | |技术支持电话|**0379-69926675-801**||| | ||
+ | |技术支持邮件|Gingko@vip.163.com||| | ||
+ | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
+ | | V1.0 | 2020-07-01 | gingko | 初次建立 | | ||
+ | |||
+ | ===== 实验六:触发器实验——触发器的使用 ===== | ||
+ | |||
+ | ==== 一、 实验目的与意义 ==== | ||
+ | |||
+ | - 了解触发器。 | ||
+ | - 掌握触发器的使用方法。 | ||
+ | - 掌握QuartusII开发平台的的使用方法。 | ||
+ | ==== 二、 实验设备及平台 ==== | ||
+ | |||
+ | - iCore4 双核心板[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.15.5923532fsFrHiE&id=551864196684|点击购买]]。 | ||
+ | - Blaster(或相同功能)仿真器[[https://item.taobao.com/item.htm?id=554869837940|点击购买]]。 | ||
+ | - Micro USB线缆。 | ||
+ | - QuartusII开发平台。 | ||
+ | - 电脑一台。 | ||
+ | ==== 三、 实验原理 ==== | ||
+ | |||
+ | * 触发器是数字电路中比较常用的模块,是数字电路的基础,熟练掌握触发器的现方式可以更好的设计时序电路和逻辑电路,一定要能准确的写出对应类型触发器的代码。 | ||
+ | * T触发器(Toggle Flip-Flop,or Trigger Flip-Flop)设有一个输入和输出,当检测到输入时钟上升沿(或下降沿)如果T和Q不相同时,其输出值会是1。输入端T为1的时候,输出端的状态Q发生反转;输入端T为0的时候,输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起,即构成一个T触发器。其结构如图6-1所示。 | ||
+ | {{ :icore4:icore4_fpga_6_1.png?direct |图6-1 T触发器结构图}} | ||
+ | * 本实验的实现方式为FPGA的一个I/O口连接按键,一个I/O连接LED。检测按键下降沿,在每个下降沿完成LED(即触发器输出)状态翻转的功能,即实现了一个T默认为1的T触发器。 | ||
+ | |||
+ | ==== 四、 代码讲解 ==== | ||
+ | <code verilog> | ||
+ | //--------按键下降沿控制led状态切换----------------// | ||
+ | always@(negedge key_state or negedge rst_n) | ||
+ | if (!rst_n) | ||
+ | begin | ||
+ | ledg <= 1'd0; | ||
+ | end | ||
+ | else | ||
+ | ledg <= ~ledg;//满足触发器触发条件时,即检测到按键下降沿时,对LED取反 | ||
+ | |||
+ | assign fpga_ledg = ledg; | ||
+ | </code> | ||
+ | ==== 五、 实验验证 ==== | ||
+ | |||
+ | 1、将iCore4双核心工控板与电脑按图6-2所示连接。 | ||
+ | {{ :icore4:icore4_fpga_6_2.jpg?direct |图6-2}} | ||
+ | 2、使用QuartusII将例程所带工程文件打开,按照前面实验所述使用SignaltapII对开发板进行连续采样如图6-3,然后按下按键--再松开--再按下--……观察led输出信号会发现,每次按下按键再松开后LED状态会发生一次反转。同时观察iCore4开发板上led的情况,会发现与Signaltap II采集到的波形一致。 | ||
+ | {{ :icore4:icore4_fpga_6_3.png?direct |图6-3}} |